PROJEKT 7-BITOWEGO NISKOMOCOWEGO PRZETWORNIKA A/C W TECHNOLOGII SUBMIKRONOWEJ O MAŁEJ POWIERZCHNI DO ZASTOSOWAŃ WIELOKANAŁOWYCH
Piotr Otfinowski
potfin@agh.edu.plAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii (Polska)
Piotr Kmon
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii (Polska)
Rafał Kłeczek
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii (Polska)
Abstrakt
W artykule został przedstawiony projekt przetwornika analogowo-cyfrowego w technologii CMOS 180nm. Wybraną architekturą jest przetwornik kompensacyjny z równoważeniem ładunku. Duży nacisk został położony na zmniejszenie zajmowanej powierzchni jak i minimalizację poboru mocy, co czyni prezentowany układ odpowiednim do zastosowań wielokanałowych. Autorzy prezentują wyniki symulacji Monte-Carlo nieliniowości charakterystyki przejściowej. Zaprezentowany przetwornik osiąga szybkość konwersji 3 MS/s przy rozdzielczości 7 bitów i poborze mocy 77 μW oraz zajmuje tylko 90 x 95 μm2.
Słowa kluczowe:
przetwornik analogowo-cyfrowy, równoważenie ładunku, przetwornik kompensacyjnyBibliografia
Chang Y., Wang C., Wang C.: A 8-bit 500-KS/s low power SAR ADC for biomedical applications. IEEE Asian Solid-State Circuits Conference, 2007, pp. 228–231.
Google Scholar
Elzakker, M., et al.: A 10-bit Charge-Redistribution ADC Consuming 1.9 u W at 1 MS/s. IEEE Journal of Solid-State Circuits, vol. 45 , no. 5, pp: 1007 – 1015.
DOI: https://doi.org/10.1109/JSSC.2010.2043893
Google Scholar
Grybos P., Kmon P., Zoladz M., Szczygiel R., Kachel M., Lewandowski M., Blasiak T.: 64 Channel Neural Recording Amplifier with Tunable Bandwidth in 180 nm CMOS Technology. Metrol. Meas. Syst., Vol. XVIII, No. 4, pp. 631-644.
Google Scholar
Otfinowski P., Gryboś P., Kłeczek R.: A 10-bit 3MS/s low-power charge redistribution ADC in 180nm CMOS for neural application. MIXDES 2011, Proceedings of the 18th international conference, s. 197–200.
Google Scholar
Rivetti A., Anelli G., Anghinolfi F., Mazza G.: A low-power 10-bit ADC in a 0.25-μm CMOS: design considerations and test results. IEEE Trans. on Nuclear Science, vol. 48, no. 4, pp. 1225–1228.
DOI: https://doi.org/10.1109/23.958755
Google Scholar
Szczygiel R., Grybos P., Maj P., Tsukiyama A., Matsushita K., Taguchi T.: RG64—High Count Rate Low Noise Multichannel ASIC With Energy Window Selection and Continuous Readout Mode. IEEE Trans. on Nuclear Science, vol. 56, no. 2, pp. 487–495.
DOI: https://doi.org/10.1109/TNS.2008.2012345
Google Scholar
Zhu Y., et al.: A 10-bit 100-MS/s Reference-Free SAR ADC in 90 nm CMOS. IEEE Journal of Solid-State Circuits, vol. 45, no. 6, pp. 1111-1121.
DOI: https://doi.org/10.1109/JSSC.2010.2048498
Google Scholar
Autorzy
Piotr Otfinowskipotfin@agh.edu.pl
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii Polska
Autorzy
Piotr KmonAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii Polska
Autorzy
Rafał KłeczekAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki, Katedra Metrologii Polska
Statystyki
Abstract views: 135PDF downloads: 111
Licencja
Utwór dostępny jest na licencji Creative Commons Uznanie autorstwa – Na tych samych warunkach 4.0 Miedzynarodowe.
Inne teksty tego samego autora
- Piotr Kmon, Piotr Otfinowski, ANALIZA SZUMOWA KANAŁU ODCZYTOWEGO PRZEZNACZONEGO DO WIELOKANAŁOWYCH UKŁADÓW SCALONYCH DEDYKOWANYCH DO EKSPERYMENTÓW NEUROBIOLOGICZNYCH , Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska: Tom 3 Nr 1 (2013)
- Rafał Kłeczek, PROJEKT UKŁADU ELEKTRONIKI ODCZYTU FRONT-END DO POMIARU CZASU I ENERGII DLA PÓŁPRZEWODNIKOWYCH DETEKTORÓW PASKOWYCH , Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska: Tom 3 Nr 4 (2013)
- Krzysztof Kasiński, Rafał Kłeczek, PROTOTYP UKŁADU SCALONEGO Z DWUSTOPNIOWYM PRZETWARZANIEM IMPULSU DLA POTRZEB NISKOMOCOWEGO POMIARU CZASU WYSTĄPIENIA ZDARZENIA I AMPLITUDY ŁADUNKU WEJŚCIOWEGO , Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska: Tom 4 Nr 1 (2014)
