POWIADOMIENIE O BŁĘDZIE BITOWYM I OCENA W STOPNIOWEJ REDUNDANTNEJ APROKSYMACJI ACP
Serhii Zakharchenko
Vinnytsia National Technical University, Department of Computer Facilities, Vinnytsia, Ukraine (Ukraina)
http://orcid.org/0000-0003-3977-2908
Roman Humeniuk
romchik003@gmail.comVinnytsia National Technical University, Department of Computer Facilities (Ukraina)
https://orcid.org/0000-0001-9986-8894
Abstrakt
Artykuł jest poświęcony badaniu możliwości wykorzystania redundantnych systemów liczbowych do powiadamiania o błędach bitowych w stopniowej aproksymacji ACP podczas konwersji głównej. Analizowana jest funkcja transferu stopniowej aproksymacji ACP z niebinarną podstawą. Jeśli podstawa jest mniejsza niż 2, nie wszystkie możliwe kombinacje kodów pojawią się na wyjściu konwertera. Badany jest proces tworzenia nieużywanych kombinacji, i ustalane są relacje między odchyleniami bitu a listą nieużywanych kombinacji. Autorzy również przeanalizowali możliwości oceny wartości błędu bitowego bez przerywania procesu konwersji analogowo-cyfrowej.
Słowa kluczowe:
stopniowa aproksymacja ACP, redundantne systemy liczbowe, funkcja transferu ACPBibliografia
Chakradhar A., Rajesh Kumar Srivastava, Sreenivasa Rao Ijjada: Calibration Techniques of Analog to Digital Converters (ADCs). International Journal of Innovative Technology and Exploring Engineering 8, 2019, 415–419.
DOI: https://doi.org/10.35940/ijitee.L1104.10812S19
Google Scholar
Hae-Seung Lee.: A Self-calibrating 15-bit CMOS A/D Converter. IEEE J. Solid-State Circuits 19(6), 1984, 813–817.
DOI: https://doi.org/10.1109/JSSC.1984.1052231
Google Scholar
Hae-Seung Lee, Hodges D. A.: Self-calibration technique for A/D converters. IEEE Transactions on circuits and systems 30(3), 1983, 188–190.
DOI: https://doi.org/10.1109/TCS.1983.1085339
Google Scholar
Khen-Sang Tan, Kiriaki S., de Wit M.: Error correction techniques for high-performance differential A/D Converters. IEEE J. Solid-State Circuits 25(6), 1990, 1318–1327.
DOI: https://doi.org/10.1109/4.62175
Google Scholar
McCreary J. L.: Matching properties, and voltage and temperature dependence of MOS capacitors. IEEE J. Solid-State Circuits 16, 1981, 608–616.
DOI: https://doi.org/10.1109/JSSC.1981.1051651
Google Scholar
McNeill J., Coln M. C. W., Larivee B. J.: “Split ADC” Architecture for Deterministic Digital Background Calibration of a 16-bit 1-MS/s ADC. IEEE J. Solid-State Circuits 40(12), 2005, 2437–2445.
DOI: https://doi.org/10.1109/JSSC.2005.856291
Google Scholar
Zakharchenko S., Zakharchenko M., Humeniuk R.: Method of determining the unused combinations in the ADC of successive approximation with weight redundancy. International Conference Methods and Means of Encoding, Protection and Compression of Information (MMEPCI 2017), 114–117.
Google Scholar
Autorzy
Serhii ZakharchenkoVinnytsia National Technical University, Department of Computer Facilities, Vinnytsia, Ukraine Ukraina
http://orcid.org/0000-0003-3977-2908
Autorzy
Roman Humeniukromchik003@gmail.com
Vinnytsia National Technical University, Department of Computer Facilities Ukraina
https://orcid.org/0000-0001-9986-8894
Statystyki
Abstract views: 252PDF downloads: 196
Licencja
Utwór dostępny jest na licencji Creative Commons Uznanie autorstwa – Na tych samych warunkach 4.0 Miedzynarodowe.
Inne teksty tego samego autora
- Serhii Zakharchenko, Tetiana Korobeinikova, Aigul Tungatarova, Bakhyt Yeraliyeva, NOWA METODA KALIBRACJI ON-LINE PRZETWORNIKA AC METODĄ KOLEJNYCH APROKSYMACJI , Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska: Tom 12 Nr 2 (2022)
